（电子专业作）对于VHDL以下几种说法错误的是_________。-在线学习平台

您现在位置：在线学习平台> 模拟考场> 电气自动化技术> 数字电子技术> 浏览试题

[单选题]（电子专业作）对于VHDL以下几种说法错误的是_________。

AVHDL程序中是区分大小写的

B一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成

CVHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚

D结构体是描述元件内部的结构和逻辑功能

收藏查看答案

相关题目

热门试题

热门试卷